计算机工程
計算機工程
계산궤공정
COMPUTER ENGINEERING
2003年
3期
139-141
,共3页
可测试性设计%边界扫描%JTAG规范%TAP接口
可測試性設計%邊界掃描%JTAG規範%TAP接口
가측시성설계%변계소묘%JTAG규범%TAP접구
边界扫描机制是一种新型的VLSI电路测试及可测试性设计方法.该文在研究边界扫描体系结构和TAP接口控制器的基础上,在一个测试系统中,实现了基于JTAG规范的主TAP接口设计.
邊界掃描機製是一種新型的VLSI電路測試及可測試性設計方法.該文在研究邊界掃描體繫結構和TAP接口控製器的基礎上,在一箇測試繫統中,實現瞭基于JTAG規範的主TAP接口設計.
변계소묘궤제시일충신형적VLSI전로측시급가측시성설계방법.해문재연구변계소묘체계결구화TAP접구공제기적기출상,재일개측시계통중,실현료기우JTAG규범적주TAP접구설계.
