基于FPGA的μ子鉴别器读出系统前端电路
기우FPGA적μ자감별기독출계통전단전로
Front-end card of muon counter using FPGA chips
  • 万方数据
    核技术 핵기술
    NUCLEAR TECHNIQUES
    2008年 9期 711-714 ,共4页

    陈一新%梁昊%薛俊东%刘强%刘宝莹%周雷%虞孝麒%周永钊

    진일신%량호%설준동%류강%류보형%주뢰%우효기%주영쇠

    FPGA%μ子鉴别器%前端电路 FPGA%μ子鑒彆器%前耑電路
    FPGA%μ자감별기%전단전로
    介绍了北京谱仪第三代工程(BESⅢ)中的μ子鉴别器读出系统的前端电路设计,包括系统的结构、各部件的基本功能和工作原理、触发选通逻辑的设计和系统防干扰等关键问题的设计思路和实现方法,以及采用FPGA的实现过程.经过系统检测,前端电路及其组成的数据链全部实现了预期的设计目标.
    개소료북경보의제삼대공정(BESⅢ)중적μ자감별기독출계통적전단전로설계,포괄계통적결구、각부건적기본공능화공작원리、촉발선통라집적설계화계통방간우등관건문제적설계사로화실현방법,이급채용FPGA적실현과정.경과계통검측,전단전로급기조성적수거련전부실현료예기적설계목표.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문