CAJ | 학술논문

提出了一种应用于专用集成电路(ASIC)和FPGA高速IO接口的通用型数据输出缓冲器(Output Buffer)及其ESD(Electrostatic Discharge)保护电路.电路采用新型三组电源供电模式,通过编程点精确控制输出驱动能力,支持多达16种最常用的数据传输协议,电路采用SMIC 0.18 μm CMOS MM工艺实现.仿真结果表明:output buffer输出信号可满足所有协议的电气要求,支持的所有协议均至少可在250 MHz频率下进行数据传输,传输延迟保持在660 ps~1 180 ps之间.
제출료일충응용우전용집성전로(ASIC)화FPGA고속IO접구적통용형수거수출완충기(Output Buffer)급기ESD(Electrostatic Discharge)보호전로.전로채용신형삼조전원공전모식,통과편정점정학공제수출구동능력,지지다체16충최상용적수거전수협의,전로채용SMIC 0.18 μm CMOS MM공예실현.방진결과표명:output buffer수출신호가만족소유협의적전기요구,지지적소유협의균지소가재250 MHz빈솔하진행수거전수,전수연지보지재660 ps~1 180 ps지간.