电子测量与仪器学报
電子測量與儀器學報
전자측량여의기학보
JOURNAL OF ELECTRONIC MEASUREMENT AND INSTRUMENT
2009年
2期
52-57
,共6页
片上多处理器系统%AMBA-AHB总线%JPEG解码
片上多處理器繫統%AMBA-AHB總線%JPEG解碼
편상다처리기계통%AMBA-AHB총선%JPEG해마
随着半导体工艺技术的发展,在单一芯片上集成多个处理器核已成为可能,在高端应用需求的驱动下,片上多处理器系统(Multi-Processor System-On-a-Chip,MPSoC)为高度并行的计算和通信提供了一种可行的解决方案.本文首先描述了一种基于AMBA-AHB层次总线结构的片上多处理器系统硬件架构,然后以此为基础实现了2种并行化的JPEG解码算法.实验采用AItera Stratix II FPGA器件,整个系统运行在60 MHz的时钟频率下,与采用单个处理器实现的串行JPEG解码算法相比较,在集成了4个处理器核的MPSoC系统架构上实现的并行JPEG解码算法得到的最大加速比为2.23.
隨著半導體工藝技術的髮展,在單一芯片上集成多箇處理器覈已成為可能,在高耑應用需求的驅動下,片上多處理器繫統(Multi-Processor System-On-a-Chip,MPSoC)為高度併行的計算和通信提供瞭一種可行的解決方案.本文首先描述瞭一種基于AMBA-AHB層次總線結構的片上多處理器繫統硬件架構,然後以此為基礎實現瞭2種併行化的JPEG解碼算法.實驗採用AItera Stratix II FPGA器件,整箇繫統運行在60 MHz的時鐘頻率下,與採用單箇處理器實現的串行JPEG解碼算法相比較,在集成瞭4箇處理器覈的MPSoC繫統架構上實現的併行JPEG解碼算法得到的最大加速比為2.23.
수착반도체공예기술적발전,재단일심편상집성다개처리기핵이성위가능,재고단응용수구적구동하,편상다처리기계통(Multi-Processor System-On-a-Chip,MPSoC)위고도병행적계산화통신제공료일충가행적해결방안.본문수선묘술료일충기우AMBA-AHB층차총선결구적편상다처리기계통경건가구,연후이차위기출실현료2충병행화적JPEG해마산법.실험채용AItera Stratix II FPGA기건,정개계통운행재60 MHz적시종빈솔하,여채용단개처리기실현적천행JPEG해마산법상비교,재집성료4개처리기핵적MPSoC계통가구상실현적병행JPEG해마산법득도적최대가속비위2.23.
