河南机电高等专科学校学报
河南機電高等專科學校學報
하남궤전고등전과학교학보
JOURNAL OF HENAN MECHANICAL AND ELECTRICAL ENGINEERING COLLEGE
2011年
3期
12-14
,共3页
VHDL%FPGA%数字式抢答综合仪%仿真
VHDL%FPGA%數字式搶答綜閤儀%倣真
VHDL%FPGA%수자식창답종합의%방진
VHDL%FPGA%Digital Responder Synthesize Instruments%simulation
传统的数字式抢答综合仪多数由单片机或集成数字芯片来实现,文中介绍了基于VHDL硬件描述语言进行数字式抢答综合仪设计的一般思路和方法。选择Altera公司低功耗、低成本、高性能的FPGA芯片,采用quar-tusⅡ8.1开发工具进行了程序的编译和功能仿真。最后给出了部分VHDL源程序和仿真结果,仿真结果表明该系统的设计方案正确。
傳統的數字式搶答綜閤儀多數由單片機或集成數字芯片來實現,文中介紹瞭基于VHDL硬件描述語言進行數字式搶答綜閤儀設計的一般思路和方法。選擇Altera公司低功耗、低成本、高性能的FPGA芯片,採用quar-tusⅡ8.1開髮工具進行瞭程序的編譯和功能倣真。最後給齣瞭部分VHDL源程序和倣真結果,倣真結果錶明該繫統的設計方案正確。
전통적수자식창답종합의다수유단편궤혹집성수자심편래실현,문중개소료기우VHDL경건묘술어언진행수자식창답종합의설계적일반사로화방법。선택Altera공사저공모、저성본、고성능적FPGA심편,채용quar-tusⅡ8.1개발공구진행료정서적편역화공능방진。최후급출료부분VHDL원정서화방진결과,방진결과표명해계통적설계방안정학。
Digital Responder Synthesize Instruments is usually developed by micro processor or Integrated digital chip.This paper introduces the general design methods of Digital Responder Synthesize Instruments base on VHDL（hardware description language）.the FPGA chip of ALTERA Corporation was chosen with the low power loss,the low cost and the high performance,the Quartus Ⅱ8.1 development tools was used to compile and stimulate.Finally,The VHDL source programmer and simulating results are given.The simulating results show that the design method is correct.
