现代电子技术
現代電子技術
현대전자기술
MODERN ELECTRONICS TECHNIQUE
2011年
2期
139-141,144
,共4页
CMOS模拟乘法器%低压%高线性%减法电路
CMOS模擬乘法器%低壓%高線性%減法電路
CMOS모의승법기%저압%고선성%감법전로
提出了一种新颖的CMOS四象限模拟乘法器电路,该乘法器基于交叉耦合平方电路结构,并采用减法电路来实现.它采用0.18 μm CMOS工艺,使用HSPICE软件仿真.仿真结果显示,该乘法器电路在1.8 V的电源电压下工作时,静态功耗可低至80μw,其线性输入范围达到±0.3 V,-3 dB带宽可达到1 GHz,而且与先前低电压乘法器电路相比,在同样的功耗和电源电压下,具有更好的线性度.
提齣瞭一種新穎的CMOS四象限模擬乘法器電路,該乘法器基于交扠耦閤平方電路結構,併採用減法電路來實現.它採用0.18 μm CMOS工藝,使用HSPICE軟件倣真.倣真結果顯示,該乘法器電路在1.8 V的電源電壓下工作時,靜態功耗可低至80μw,其線性輸入範圍達到±0.3 V,-3 dB帶寬可達到1 GHz,而且與先前低電壓乘法器電路相比,在同樣的功耗和電源電壓下,具有更好的線性度.
제출료일충신영적CMOS사상한모의승법기전로,해승법기기우교차우합평방전로결구,병채용감법전로래실현.타채용0.18 μm CMOS공예,사용HSPICE연건방진.방진결과현시,해승법기전로재1.8 V적전원전압하공작시,정태공모가저지80μw,기선성수입범위체도±0.3 V,-3 dB대관가체도1 GHz,이차여선전저전압승법기전로상비,재동양적공모화전원전압하,구유경호적선성도.
