集成CMOS四象限模拟乘法器
집성CMOS사상한모의승법기
An Integrated Four Quadrant CMOS Analog Multiplier
  • 万方数据
    半导体学报 반도체학보
    CHINESE JOURNAL OF SEMICONDUCTORS
    2006年 z1期 335-339 ,共5页

    霍明学%谭晓昀%刘晓为%王永刚%任连峰%齐向昆

    곽명학%담효윤%류효위%왕영강%임련봉%제향곤

    模拟乘法器%吉尔伯特单元%CMOS 模擬乘法器%吉爾伯特單元%CMOS
    모의승법기%길이백특단원%CMOS
    给出了一种CMOS型四象限模拟乘法器,该乘法器采用有源衰减器结合吉尔伯特单元结构.利用基于CSMC的0.6μm n阱2p2m工艺SPICE BSIM3V3 MOS模型(level=49)进行仿真,采用单电源5V电压供电.利用HSPICE仿真并给出了仿真的结果及版图实现.
    급출료일충CMOS형사상한모의승법기,해승법기채용유원쇠감기결합길이백특단원결구.이용기우CSMC적0.6μm n정2p2m공예SPICE BSIM3V3 MOS모형(level=49)진행방진,채용단전원5V전압공전.이용HSPICE방진병급출료방진적결과급판도실현.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문