计算机辅助设计与图形学学报
計算機輔助設計與圖形學學報
계산궤보조설계여도형학학보
JOURNAL OF COMPUTER-AIDED DESIGN & COMPUTER GRAPHICS
2011年
7期
1280-1284
,共5页
失配%MOS模型%工艺波动%纳米器件
失配%MOS模型%工藝波動%納米器件
실배%MOS모형%공예파동%납미기건
MOSFET的精确匹配对模拟和混合集成电路的性能至关重要,随着器件特征尺寸减小至纳米,将MOSFET失配模型进行改良以适应新工艺显得十分迫切.文中应用改进的AIPHA律平均漏电流模型拟合65 nm器件的HSPICE仿真数据,并提取了相关工艺参数,该模型与BSIM4模型数据相比平均相对误差为1.70%,相对标准差8.26%;再利用该模型并结合偏差传递公式实现了一个简单的65nm工艺MOS器件电流失配标准差计算模型.实验结果显示,该模型与HSPICE蒙特-卡罗仿真数据相比平均相对误差为7.69%,相对标准差为10.49%.这表明文中模型简单、有效,又能保证精度.
MOSFET的精確匹配對模擬和混閤集成電路的性能至關重要,隨著器件特徵呎吋減小至納米,將MOSFET失配模型進行改良以適應新工藝顯得十分迫切.文中應用改進的AIPHA律平均漏電流模型擬閤65 nm器件的HSPICE倣真數據,併提取瞭相關工藝參數,該模型與BSIM4模型數據相比平均相對誤差為1.70%,相對標準差8.26%;再利用該模型併結閤偏差傳遞公式實現瞭一箇簡單的65nm工藝MOS器件電流失配標準差計算模型.實驗結果顯示,該模型與HSPICE矇特-卡囉倣真數據相比平均相對誤差為7.69%,相對標準差為10.49%.這錶明文中模型簡單、有效,又能保證精度.
MOSFET적정학필배대모의화혼합집성전로적성능지관중요,수착기건특정척촌감소지납미,장MOSFET실배모형진행개량이괄응신공예현득십분박절.문중응용개진적AIPHA률평균루전류모형의합65 nm기건적HSPICE방진수거,병제취료상관공예삼수,해모형여BSIM4모형수거상비평균상대오차위1.70%,상대표준차8.26%;재이용해모형병결합편차전체공식실현료일개간단적65nm공예MOS기건전류실배표준차계산모형.실험결과현시,해모형여HSPICE몽특-잡라방진수거상비평균상대오차위7.69%,상대표준차위10.49%.저표명문중모형간단、유효,우능보증정도.
