微电子学
微電子學
미전자학
MICROELECTRONICS
2000年
2期
88-91,96
,共5页
刘庆华%胡俊%吴智%黄均鼐
劉慶華%鬍俊%吳智%黃均鼐
류경화%호준%오지%황균내
数模混合集成电路%衬底耦合%数值模拟%Voronoi图
數模混閤集成電路%襯底耦閤%數值模擬%Voronoi圖
수모혼합집성전로%츤저우합%수치모의%Voronoi도
提出了数模混合集成电路衬底耦合噪声的一种建模方案:将集成电路芯片的衬底划分为多个Voronoi图,计算各区域的R、C值,在将衬底RC网络映射到原电路网表之后,对新网表进行SPICE模拟,分析数模混合集成电路中的衬底噪声.用此模型模拟了两个数模混合集成电路的衬底耦合噪声,指出了在模拟电路关键器件周围加保护环是减少衬底耦合噪声的一种有效途径.
提齣瞭數模混閤集成電路襯底耦閤譟聲的一種建模方案:將集成電路芯片的襯底劃分為多箇Voronoi圖,計算各區域的R、C值,在將襯底RC網絡映射到原電路網錶之後,對新網錶進行SPICE模擬,分析數模混閤集成電路中的襯底譟聲.用此模型模擬瞭兩箇數模混閤集成電路的襯底耦閤譟聲,指齣瞭在模擬電路關鍵器件週圍加保護環是減少襯底耦閤譟聲的一種有效途徑.
제출료수모혼합집성전로츤저우합조성적일충건모방안:장집성전로심편적츤저화분위다개Voronoi도,계산각구역적R、C치,재장츤저RC망락영사도원전로망표지후,대신망표진행SPICE모의,분석수모혼합집성전로중적츤저조성.용차모형모의료량개수모혼합집성전로적츤저우합조성,지출료재모의전로관건기건주위가보호배시감소츤저우합조성적일충유효도경.
