基于FPGA的高速实时数据采集系统设计
기우FPGA적고속실시수거채집계통설계
Design of High Speed Real-time Data Acquisition System Based on FPGA
  • 万方数据
    现代电子技术 현대전자기술
    MODERN ELECTRONICS TECHNIQUE
    2009年 6期 12-14 ,共3页

    皮代军%张海勇%叶显阳%秦水介

    피대군%장해용%협현양%진수개

    数据采集系统%FPGA%DSP%FIFO 數據採集繫統%FPGA%DSP%FIFO
    수거채집계통%FPGA%DSP%FIFO
    设计一款基于FPGA的高速实时数据采集系统,该系统采用FPGA作为控制器,主要完成通道选择控制及增益设置、A/D转换控制、数据缓冲异步FIFO三部分功能.系统采用Verilog HDL语言,通过软件编程控制硬件实现通道的选择和可编程增益放大器放大倍数的设置,利用FPGA内部自带的RAM设计16位的FIFO,实现数据的缓冲存储.这种基于FPGA的同步采集、实时读取采集数据的方案,可以提高系统采集和传输速度.系统的仿真验证结果显示,所设计的高速实时数据采集系统达到了预期的功能.
    설계일관기우FPGA적고속실시수거채집계통,해계통채용FPGA작위공제기,주요완성통도선택공제급증익설치、A/D전환공제、수거완충이보FIFO삼부분공능.계통채용Verilog HDL어언,통과연건편정공제경건실현통도적선택화가편정증익방대기방대배수적설치,이용FPGA내부자대적RAM설계16위적FIFO,실현수거적완충존저.저충기우FPGA적동보채집、실시독취채집수거적방안,가이제고계통채집화전수속도.계통적방진험증결과현시,소설계적고속실시수거채집계통체도료예기적공능.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문