电子与封装
電子與封裝
전자여봉장
EIECTRONICS AND PACKAGING
2010年
8期
21-26
,共6页
梅海军%吴金%聂卫东%张怡%李晓蒙
梅海軍%吳金%聶衛東%張怡%李曉矇
매해군%오금%섭위동%장이%리효몽
CIC滤波器%降采样%功耗%信噪此
CIC濾波器%降採樣%功耗%信譟此
CIC려파기%강채양%공모%신조차
经典多级结构的数字抽取滤波器占用系统大量的功耗与面积资源,文章设计的改进型64倍降采样数字抽取滤波器采用由级联积分梳状滤波器、补偿FIR滤波器和半带滤波器组成,在保持∑-△ ADC转换精度的约束下,实现了最大程度降低系统功耗与面积的设计目标.在多级级联积分梳状(CIC)滤波器的设计中,充分运用置换原则以优化各级级数并采用非递归结构实现方式,同时将多相结构运用到补偿滤波器与半带滤波器中,获得电路功耗与面积的明显降低.将∑-△调制器输出信号作为测试激励,通过Matlab系统仿真、FPGA验证与FFT信号分析,得到的输出数据信噪比达到15bit有效位数精度,且系统速度满足要求.
經典多級結構的數字抽取濾波器佔用繫統大量的功耗與麵積資源,文章設計的改進型64倍降採樣數字抽取濾波器採用由級聯積分梳狀濾波器、補償FIR濾波器和半帶濾波器組成,在保持∑-△ ADC轉換精度的約束下,實現瞭最大程度降低繫統功耗與麵積的設計目標.在多級級聯積分梳狀(CIC)濾波器的設計中,充分運用置換原則以優化各級級數併採用非遞歸結構實現方式,同時將多相結構運用到補償濾波器與半帶濾波器中,穫得電路功耗與麵積的明顯降低.將∑-△調製器輸齣信號作為測試激勵,通過Matlab繫統倣真、FPGA驗證與FFT信號分析,得到的輸齣數據信譟比達到15bit有效位數精度,且繫統速度滿足要求.
경전다급결구적수자추취려파기점용계통대량적공모여면적자원,문장설계적개진형64배강채양수자추취려파기채용유급련적분소상려파기、보상FIR려파기화반대려파기조성,재보지∑-△ ADC전환정도적약속하,실현료최대정도강저계통공모여면적적설계목표.재다급급련적분소상(CIC)려파기적설계중,충분운용치환원칙이우화각급급수병채용비체귀결구실현방식,동시장다상결구운용도보상려파기여반대려파기중,획득전로공모여면적적명현강저.장∑-△조제기수출신호작위측시격려,통과Matlab계통방진、FPGA험증여FFT신호분석,득도적수출수거신조비체도15bit유효위수정도,차계통속도만족요구.
