科技信息
科技信息
과기신식
SCIENTIFIC & TECHNICAL INFORMATION
2010年
11期
541
,共1页
FIR 滤波器%MATLAB%DSP builder%Quartos Ⅱ
FIR 濾波器%MATLAB%DSP builder%Quartos Ⅱ
FIR 려파기%MATLAB%DSP builder%Quartos Ⅱ
针对目前使用FPGA实现HR滤波器过程中编写VerilogHDL困难的问题,本文以ALTERA的QuartusⅡ为倒,给出了一种通过MATLAB建模、采用以DSP builder为中介的方法,实现设计FIR滤波器的最简流程.
針對目前使用FPGA實現HR濾波器過程中編寫VerilogHDL睏難的問題,本文以ALTERA的QuartusⅡ為倒,給齣瞭一種通過MATLAB建模、採用以DSP builder為中介的方法,實現設計FIR濾波器的最簡流程.
침대목전사용FPGA실현HR려파기과정중편사VerilogHDL곤난적문제,본문이ALTERA적QuartusⅡ위도,급출료일충통과MATLAB건모、채용이DSP builder위중개적방법,실현설계FIR려파기적최간류정.
