电子设计应用
電子設計應用
전자설계응용
ELECTRONIC DESIGN & APPLICATION WORLD
2008年
10期
69-72
,共4页
CMOS集成电路%DDFS%桑德兰算法
CMOS集成電路%DDFS%桑德蘭算法
CMOS집성전로%DDFS%상덕란산법
在无线数字通信领域中,直接数字频率合成技术被证明是行之有效的,但对于超大规模集成电路的实践来说,压缩正弦幅度字的存储机制成为业界关注的焦点.对这一问题,本文采用分级压缩和累加等国际流行算法对幅度字进行处理,再经过对DDFS系统算法的优化,经过仿真与投片测试,并采用UMC 350nm工艺实现,芯片面积仅为7.96mm2,无寄生动态范围达到70dBc.
在無線數字通信領域中,直接數字頻率閤成技術被證明是行之有效的,但對于超大規模集成電路的實踐來說,壓縮正絃幅度字的存儲機製成為業界關註的焦點.對這一問題,本文採用分級壓縮和纍加等國際流行算法對幅度字進行處理,再經過對DDFS繫統算法的優化,經過倣真與投片測試,併採用UMC 350nm工藝實現,芯片麵積僅為7.96mm2,無寄生動態範圍達到70dBc.
재무선수자통신영역중,직접수자빈솔합성기술피증명시행지유효적,단대우초대규모집성전로적실천래설,압축정현폭도자적존저궤제성위업계관주적초점.대저일문제,본문채용분급압축화루가등국제류행산법대폭도자진행처리,재경과대DDFS계통산법적우화,경과방진여투편측시,병채용UMC 350nm공예실현,심편면적부위7.96mm2,무기생동태범위체도70dBc.
