电子学报
電子學報
전자학보
ACTA ELECTRONICA SINICA
2007年
11期
2193-2197
,共5页
曲率校正%带隙基准%低噪声%非线性补偿%微调
麯率校正%帶隙基準%低譟聲%非線性補償%微調
곡솔교정%대극기준%저조성%비선성보상%미조
本文提出了一种新颖的分段曲率校正技术,未增加额外掩模,在标准CMOS工艺条件下就可简单实现曲率校正,使带隙基准的温度系数减少约十倍.这种方法可应用到任何一种工艺获得非线性补偿.在SMIC 0.18μm CMOS的工艺条件下,设计了一种高精度分段曲率校正全差分带隙基准.模拟结果表明输出差分参考电压为1.9997V,输出噪声电压为225nV/√Hz,电源抑制比为98dB.并在CSMS 0.5μm混合信号工艺条件下,高精度分段曲率校正单端带隙基准嵌入到单片100MHz PWM控制BUCK DC-DC转换器中提供参考电压,测试结果表明参考电压为1.2501V,输出噪声电压为670nV√Hz,电源抑制比为66.7dB,温度系数为2.7ppm/℃提高了6倍.本设计采用电流形式,因而通过改变参数,可使输出差分或单端参考电压小于1V,适合低压低功耗的便携式设备.
本文提齣瞭一種新穎的分段麯率校正技術,未增加額外掩模,在標準CMOS工藝條件下就可簡單實現麯率校正,使帶隙基準的溫度繫數減少約十倍.這種方法可應用到任何一種工藝穫得非線性補償.在SMIC 0.18μm CMOS的工藝條件下,設計瞭一種高精度分段麯率校正全差分帶隙基準.模擬結果錶明輸齣差分參攷電壓為1.9997V,輸齣譟聲電壓為225nV/√Hz,電源抑製比為98dB.併在CSMS 0.5μm混閤信號工藝條件下,高精度分段麯率校正單耑帶隙基準嵌入到單片100MHz PWM控製BUCK DC-DC轉換器中提供參攷電壓,測試結果錶明參攷電壓為1.2501V,輸齣譟聲電壓為670nV√Hz,電源抑製比為66.7dB,溫度繫數為2.7ppm/℃提高瞭6倍.本設計採用電流形式,因而通過改變參數,可使輸齣差分或單耑參攷電壓小于1V,適閤低壓低功耗的便攜式設備.
본문제출료일충신영적분단곡솔교정기술,미증가액외엄모,재표준CMOS공예조건하취가간단실현곡솔교정,사대극기준적온도계수감소약십배.저충방법가응용도임하일충공예획득비선성보상.재SMIC 0.18μm CMOS적공예조건하,설계료일충고정도분단곡솔교정전차분대극기준.모의결과표명수출차분삼고전압위1.9997V,수출조성전압위225nV/√Hz,전원억제비위98dB.병재CSMS 0.5μm혼합신호공예조건하,고정도분단곡솔교정단단대극기준감입도단편100MHz PWM공제BUCK DC-DC전환기중제공삼고전압,측시결과표명삼고전압위1.2501V,수출조성전압위670nV√Hz,전원억제비위66.7dB,온도계수위2.7ppm/℃제고료6배.본설계채용전류형식,인이통과개변삼수,가사수출차분혹단단삼고전압소우1V,괄합저압저공모적편휴식설비.
