计算机辅助设计与图形学学报
計算機輔助設計與圖形學學報
계산궤보조설계여도형학학보
JOURNAL OF COMPUTER-AIDED DESIGN & COMPUTER GRAPHICS
2008年
10期
1282-1287
,共6页
彭春干%于敦山%曹喜信%盛世敏
彭春榦%于敦山%曹喜信%盛世敏
팽춘간%우돈산%조희신%성세민
H.264%绝对差值和%可变块大小运动估计%VLSI
H.264%絕對差值和%可變塊大小運動估計%VLSI
H.264%절대차치화%가변괴대소운동고계%VLSI
以硬件代价优化为目的,对H.264宏块级的VBSME SAD VLSI结构进行了详细的分析,提出一种像素平滑重采样的SAD算法及其VLSI结构.该算法先将当前块和参考块像素划分成2×2的子块进行平滑和重采样,再进行7种可变块大小的SAD运算,以有效地降低SAD运算中级联加法器的深度和宽度,减少硬件代价.实验结果表明,该算法的编码性能与SAD标准算法的RDO曲线相比偏差小于1%, 而硬件面积和功耗在不同的综合时钟频率下可节省53%以上.鉴于其优良的硬件性能,文中算法及其结构非常适合高并行度的H.264 VLSI解决方案.
以硬件代價優化為目的,對H.264宏塊級的VBSME SAD VLSI結構進行瞭詳細的分析,提齣一種像素平滑重採樣的SAD算法及其VLSI結構.該算法先將噹前塊和參攷塊像素劃分成2×2的子塊進行平滑和重採樣,再進行7種可變塊大小的SAD運算,以有效地降低SAD運算中級聯加法器的深度和寬度,減少硬件代價.實驗結果錶明,該算法的編碼性能與SAD標準算法的RDO麯線相比偏差小于1%, 而硬件麵積和功耗在不同的綜閤時鐘頻率下可節省53%以上.鑒于其優良的硬件性能,文中算法及其結構非常適閤高併行度的H.264 VLSI解決方案.
이경건대개우화위목적,대H.264굉괴급적VBSME SAD VLSI결구진행료상세적분석,제출일충상소평활중채양적SAD산법급기VLSI결구.해산법선장당전괴화삼고괴상소화분성2×2적자괴진행평활화중채양,재진행7충가변괴대소적SAD운산,이유효지강저SAD운산중급련가법기적심도화관도,감소경건대개.실험결과표명,해산법적편마성능여SAD표준산법적RDO곡선상비편차소우1%, 이경건면적화공모재불동적종합시종빈솔하가절성53%이상.감우기우량적경건성능,문중산법급기결구비상괄합고병행도적H.264 VLSI해결방안.
