华中科技大学学报(自然科学版)
華中科技大學學報(自然科學版)
화중과기대학학보(자연과학판)
JOURNAL OF HUAZHONG UNIVERSITY OF SCIENCE AND TECHNOLOGY
2003年
7期
13-15
,共3页
黎声华%莫迟%邹雪城%陈朝阳
黎聲華%莫遲%鄒雪城%陳朝暘
려성화%막지%추설성%진조양
静态时序分析%数字集成电路%验证
靜態時序分析%數字集成電路%驗證
정태시서분석%수자집성전로%험증
介绍了100Mbit/s以太网卡控制芯片设计体系结构,提出在该芯片设计流程中采用静态时序分析对设计进行门级验证该设计的门级验证结果表明采用静态时序分析提高了该网卡芯片设计中时序设计的准确性,提高了验证效率,从而加快了设计的周期.
介紹瞭100Mbit/s以太網卡控製芯片設計體繫結構,提齣在該芯片設計流程中採用靜態時序分析對設計進行門級驗證該設計的門級驗證結果錶明採用靜態時序分析提高瞭該網卡芯片設計中時序設計的準確性,提高瞭驗證效率,從而加快瞭設計的週期.
개소료100Mbit/s이태망잡공제심편설계체계결구,제출재해심편설계류정중채용정태시서분석대설계진행문급험증해설계적문급험증결과표명채용정태시서분석제고료해망잡심편설계중시서설계적준학성,제고료험증효솔,종이가쾌료설계적주기.
