低阻硅CMOS工艺片上互连线模型
저조규CMOS공예편상호련선모형
Model of On-chip Interconnect Line in Low-resistance Si CMOS Substrate
  • 万方数据
    压电与声光 압전여성광
    PIEZOELECTRICS & ACOUSTOOPTICS
    2011年 3期 486-488,492 ,共4页

    文进才%楼佳%孙玲玲

    문진재%루가%손령령

    CMOS%互连线%模型%损耗衬底 CMOS%互連線%模型%損耗襯底
    CMOS%호련선%모형%손모츤저
    提出了一种新的互补金属氧化物半导体(CMOS)工艺片上的互连线模型,模型在考虑互连线金属导体高频效应和衬底效应的基础上,引入了一个电容来表征金属导体通过氧化层在低阻硅衬底中引起的容性耦合特性.建立的互连线模型通过0.18 μm CMOS工艺上制作的互连线测试数据验证,频率精度可至50 GHz.
    제출료일충신적호보금속양화물반도체(CMOS)공예편상적호련선모형,모형재고필호련선금속도체고빈효응화츤저효응적기출상,인입료일개전용래표정금속도체통과양화층재저조규츤저중인기적용성우합특성.건립적호련선모형통과0.18 μm CMOS공예상제작적호련선측시수거험증,빈솔정도가지50 GHz.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문