计算机工程
計算機工程
계산궤공정
COMPUTER ENGINEERING
2011年
20期
252-254,267
,共4页
崔鹏%陈利光%来金梅%周灏%鲍丽春
崔鵬%陳利光%來金梅%週灝%鮑麗春
최붕%진리광%래금매%주호%포려춘
现场可编程门阵列%单粒子翻转%循环冗余校验%SEU检测%片上可编程系统
現場可編程門陣列%單粒子翻轉%循環冗餘校驗%SEU檢測%片上可編程繫統
현장가편정문진렬%단입자번전%순배용여교험%SEU검측%편상가편정계통
现有的现场可编程门阵列(FPGA)芯片在进行单粒子翻转(SEU)检错时,只能针对FP,GA配置单元进行周期性重复擦写而不能连续检错纠错.为此,设计一种能连续检测SEU错误并实时输出检错信息的硬核检测电路.该设计改进传统FPGA芯片的数据帧存储结构,能对芯片进行连续同读循环冗余校验(CRC).在FDP3P7芯片上的流片实现结果表明,该电路能在50 MHz工作频率下连续对芯片进行回读CRC校验,并正确输出SEU帧检错信息.
現有的現場可編程門陣列(FPGA)芯片在進行單粒子翻轉(SEU)檢錯時,隻能針對FP,GA配置單元進行週期性重複抆寫而不能連續檢錯糾錯.為此,設計一種能連續檢測SEU錯誤併實時輸齣檢錯信息的硬覈檢測電路.該設計改進傳統FPGA芯片的數據幀存儲結構,能對芯片進行連續同讀循環冗餘校驗(CRC).在FDP3P7芯片上的流片實現結果錶明,該電路能在50 MHz工作頻率下連續對芯片進行迴讀CRC校驗,併正確輸齣SEU幀檢錯信息.
현유적현장가편정문진렬(FPGA)심편재진행단입자번전(SEU)검착시,지능침대FP,GA배치단원진행주기성중복찰사이불능련속검착규착.위차,설계일충능련속검측SEU착오병실시수출검착신식적경핵검측전로.해설계개진전통FPGA심편적수거정존저결구,능대심편진행련속동독순배용여교험(CRC).재FDP3P7심편상적류편실현결과표명,해전로능재50 MHz공작빈솔하련속대심편진행회독CRC교험,병정학수출SEU정검착신식.
