基于Verilog HDL的FPGA数字系统设计优化
기우Verilog HDL적FPGA수자계통설계우화
Optimization of FPGA Digital System Design Based on Verilog HDL
  • 万方数据
    计算机与数字工程 계산궤여수자공정
    COMPUTER & DIGITAL ENGINEERING
    2010年 8期 208-210 ,共3页

    李桂林%苗长新

    리계림%묘장신

    Verilog HDL%FPGA系统%流水线技术%资源共享技术 Verilog HDL%FPGA繫統%流水線技術%資源共享技術
    Verilog HDL%FPGA계통%류수선기술%자원공향기술
    文章介绍了基于FPGA的数字系统设计优化的两种重要技术:流水线设计技术和资源共享设计技术,并通过两个具体的示例,详细说明了如何利用Verilog HDL语言来编写优化程序,并通过定时分析及资源耗用结果对比分析了优化设计前后电路在速度与资源利用率等性能指标上的差别.
    문장개소료기우FPGA적수자계통설계우화적량충중요기술:류수선설계기술화자원공향설계기술,병통과량개구체적시례,상세설명료여하이용Verilog HDL어언래편사우화정서,병통과정시분석급자원모용결과대비분석료우화설계전후전로재속도여자원이용솔등성능지표상적차별.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문