基于DA算法的FIR数字滤波器的FPGA设计
기우DA산법적FIR수자려파기적FPGA설계
FPGA Design of FIR Digital Filter Based on Distributed Arithmetic
  • 万方数据
    计算机与数字工程 계산궤여수자공정
    COMPUTER & DIGITAL ENGINEERING
    2010年 6期 165-168 ,共4页

    张秀娟%纪晓佳

    장수연%기효가

    FIR数字滤波器%分布式算法%查找表LUT%Verilog HDL FIR數字濾波器%分佈式算法%查找錶LUT%Verilog HDL
    FIR수자려파기%분포식산법%사조표LUT%Verilog HDL
    凭借规整的内部逻辑块阵列和丰富的连线资源,FPGA特别适合细粒度和高并行度结构特点的数字信号处理任务.文章提出一种采用分布式算法实现16阶FIR低通滤波器的FPGA设计方法.通过MATLAB提取符合设计指标的参数,采用Verilog HDL描述数字逻辑设计过程,在QuartusⅡ集成开发环境下进行综合,并且在Modelsim中进行实验仿真和验证.
    빙차규정적내부라집괴진렬화봉부적련선자원,FPGA특별괄합세립도화고병행도결구특점적수자신호처리임무.문장제출일충채용분포식산법실현16계FIR저통려파기적FPGA설계방법.통과MATLAB제취부합설계지표적삼수,채용Verilog HDL묘술수자라집설계과정,재QuartusⅡ집성개발배경하진행종합,병차재Modelsim중진행실험방진화험증.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문