电子科技
電子科技
전자과기
IT AGE
2010年
11期
80-81,87
,共3页
FPGA%VHDL%ALU%IP软核
FPGA%VHDL%ALU%IP軟覈
FPGA%VHDL%ALU%IP연핵
介绍了一种基于可编程逻辑器件FPGA和硬件描述语言VHDL的32位ALU的设计方法.该ALU采取层次化设计方法,由控制模块、逻辑模块、加减法模块、乘法模块和除法模块组成,能实现32位有符号数和无符号数的加减乘除运算,另外还能实现9种逻辑运算、6种移位运算以及高低字节内容互换.该ALU在QuartusII软件环境下进行了功能仿真, 通过验证表明,所设计的ALU完全正确,可供直接调用.
介紹瞭一種基于可編程邏輯器件FPGA和硬件描述語言VHDL的32位ALU的設計方法.該ALU採取層次化設計方法,由控製模塊、邏輯模塊、加減法模塊、乘法模塊和除法模塊組成,能實現32位有符號數和無符號數的加減乘除運算,另外還能實現9種邏輯運算、6種移位運算以及高低字節內容互換.該ALU在QuartusII軟件環境下進行瞭功能倣真, 通過驗證錶明,所設計的ALU完全正確,可供直接調用.
개소료일충기우가편정라집기건FPGA화경건묘술어언VHDL적32위ALU적설계방법.해ALU채취층차화설계방법,유공제모괴、라집모괴、가감법모괴、승법모괴화제법모괴조성,능실현32위유부호수화무부호수적가감승제운산,령외환능실현9충라집운산、6충이위운산이급고저자절내용호환.해ALU재QuartusII연건배경하진행료공능방진, 통과험증표명,소설계적ALU완전정학,가공직접조용.
