BP算法的脉动阵列结构在FPGA上的实现
BP산법적맥동진렬결구재FPGA상적실현
Realization of BP Algorithm in FPGA Based on Systolic Array Architecture
  • 万方数据
    计算机工程 계산궤공정
    COMPUTER ENGINEERING
    2006年 21期 18-21 ,共4页

    郝智泉%王贞松

    학지천%왕정송

    神经网络%脉动阵列结构%BP算法%FPGA 神經網絡%脈動陣列結構%BP算法%FPGA
    신경망락%맥동진렬결구%BP산법%FPGA
    提出了一种用于实现BP神经网络的串行输入串行输出的脉动阵列结构,在FPGA上实现了基于该阵列结构的用于进行"A-Z" 的印刷体字符识别系统.文中对FPGA中运算部件的微结构进行了讨论.实验结果表明,与软件实现相比用FPGA实现神经网络算法能够极大地提高BP网络的学习和分类速度.
    제출료일충용우실현BP신경망락적천행수입천행수출적맥동진렬결구,재FPGA상실현료기우해진렬결구적용우진행"A-Z" 적인쇄체자부식별계통.문중대FPGA중운산부건적미결구진행료토론.실험결과표명,여연건실현상비용FPGA실현신경망락산법능구겁대지제고BP망락적학습화분류속도.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문