基于CPLD和Verilog HDL语言的一种线阵CCD驱动时序电路的设计
기우CPLD화Verilog HDL어언적일충선진CCD구동시서전로적설계
Design on driving generator based on CPLD and Verilog HDL for a kind of linable CCD
  • 万方数据
    光学技术 광학기술
    OPTICAL TECHNOLOGY
    2007年 z1期 19-21 ,共3页

    李汉宇%张庆生%张涛%李健

    리한우%장경생%장도%리건

    CCD%CPLD%Verilog%HDL%驱动时序电路 CCD%CPLD%Verilog%HDL%驅動時序電路
    CCD%CPLD%Verilog%HDL%구동시서전로
    以东芝公司生产的TCD132D型号线阵CCD为例,介绍了一种基于CPLD和Vedlog HDL语言的CCD时序驱动电路的设计方法.给出了Verilog HDL语言源代码,采用ModeLsim SE等软件实现了功能、时序仿真.实验结果表明,设计符合实际工作需要.
    이동지공사생산적TCD132D형호선진CCD위례,개소료일충기우CPLD화Vedlog HDL어언적CCD시서구동전로적설계방법.급출료Verilog HDL어언원대마,채용ModeLsim SE등연건실현료공능、시서방진.실험결과표명,설계부합실제공작수요.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문