微计算机信息
微計算機信息
미계산궤신식
CONTROL & AUTOMATION
2008年
29期
286-287,290
,共3页
CORDIC%DDS%流水线
CORDIC%DDS%流水線
CORDIC%DDS%류수선
本文在分析了DDS原理,CORDIC算法原理基础上,提出了一种基于CORDIC算法的全流水线型DDS结构.使用verilogHDL编写了RTL级代码,利用QuartusⅡ软件进行仿真后,下栽到ALTERA公司的CycloneⅡ系列的EP2C8F256C7芯片上予以FPGA验证,最高工作频率为176.65MHZ,输入频率控制字为48位,输出幅度为16位,频率分辨率为6.27×10-7Hz.
本文在分析瞭DDS原理,CORDIC算法原理基礎上,提齣瞭一種基于CORDIC算法的全流水線型DDS結構.使用verilogHDL編寫瞭RTL級代碼,利用QuartusⅡ軟件進行倣真後,下栽到ALTERA公司的CycloneⅡ繫列的EP2C8F256C7芯片上予以FPGA驗證,最高工作頻率為176.65MHZ,輸入頻率控製字為48位,輸齣幅度為16位,頻率分辨率為6.27×10-7Hz.
본문재분석료DDS원리,CORDIC산법원리기출상,제출료일충기우CORDIC산법적전류수선형DDS결구.사용verilogHDL편사료RTL급대마,이용QuartusⅡ연건진행방진후,하재도ALTERA공사적CycloneⅡ계렬적EP2C8F256C7심편상여이FPGA험증,최고공작빈솔위176.65MHZ,수입빈솔공제자위48위,수출폭도위16위,빈솔분변솔위6.27×10-7Hz.
