复旦学报(自然科学版)
複旦學報(自然科學版)
복단학보(자연과학판)
JOURNAL OF FUDAN UNIVERSITY(NATURAL SCIENCE)
2005年
1期
95-100,117
,共7页
半导体技术%集成电路测试%开路故障%内建自测试
半導體技術%集成電路測試%開路故障%內建自測試
반도체기술%집성전로측시%개로고장%내건자측시
对CMOS组合电路开路故障的测试方法进行了探讨.一种方法通过对电路输出的跳变次数进行计数,然后与无故障电路输出的跳变次数的期望值进行比较,可以检测到所有的开路故障,对于有n个输入端的电路完成测试需要6×2n个测试向量.另一种方法基于种子存储的自适应BIST方法,该方法充分利用开路故障的特征,实例验证表明能够在3×2n+1个时钟周期内完成对CMOS组合电路开路故障的测试,它在不用修改被测电路网络的前提下可对多开路故障达到完全的测试.
對CMOS組閤電路開路故障的測試方法進行瞭探討.一種方法通過對電路輸齣的跳變次數進行計數,然後與無故障電路輸齣的跳變次數的期望值進行比較,可以檢測到所有的開路故障,對于有n箇輸入耑的電路完成測試需要6×2n箇測試嚮量.另一種方法基于種子存儲的自適應BIST方法,該方法充分利用開路故障的特徵,實例驗證錶明能夠在3×2n+1箇時鐘週期內完成對CMOS組閤電路開路故障的測試,它在不用脩改被測電路網絡的前提下可對多開路故障達到完全的測試.
대CMOS조합전로개로고장적측시방법진행료탐토.일충방법통과대전로수출적도변차수진행계수,연후여무고장전로수출적도변차수적기망치진행비교,가이검측도소유적개로고장,대우유n개수입단적전로완성측시수요6×2n개측시향량.령일충방법기우충자존저적자괄응BIST방법,해방법충분이용개로고장적특정,실례험증표명능구재3×2n+1개시종주기내완성대CMOS조합전로개로고장적측시,타재불용수개피측전로망락적전제하가대다개로고장체도완전적측시.
