半导体学报
半導體學報
반도체학보
CHINESE JOURNAL OF SEMICONDUCTORS
2007年
5期
789-795
,共7页
归一化堆叠系数%电路有效堆叠系数%静态功耗评估模型%CMOS组合电路
歸一化堆疊繫數%電路有效堆疊繫數%靜態功耗評估模型%CMOS組閤電路
귀일화퇴첩계수%전로유효퇴첩계수%정태공모평고모형%CMOS조합전로
为了解决利用晶体管级电路模拟分析CMOS电路静态功耗时模拟时间随电路规模增大迅速增加的问题,在分析晶体管堆叠效应对标准单元泄漏电流影响的基础上,定义了归一化堆叠系数和电路等效堆叠系数的概念,提出了基于电路有效堆叠系数的静态功耗评估模型.该模型可用于CMOS组合电路静态功耗估算和优化.实验结果表明使用该模型进行静态功耗估算时,不需要进行Hspice模拟.针对ISCAS85基准电路的静态功耗优化结果表明,利用该模型能够取得令人满意的静态功耗优化效果,优化速度大大提高.
為瞭解決利用晶體管級電路模擬分析CMOS電路靜態功耗時模擬時間隨電路規模增大迅速增加的問題,在分析晶體管堆疊效應對標準單元洩漏電流影響的基礎上,定義瞭歸一化堆疊繫數和電路等效堆疊繫數的概唸,提齣瞭基于電路有效堆疊繫數的靜態功耗評估模型.該模型可用于CMOS組閤電路靜態功耗估算和優化.實驗結果錶明使用該模型進行靜態功耗估算時,不需要進行Hspice模擬.針對ISCAS85基準電路的靜態功耗優化結果錶明,利用該模型能夠取得令人滿意的靜態功耗優化效果,優化速度大大提高.
위료해결이용정체관급전로모의분석CMOS전로정태공모시모의시간수전로규모증대신속증가적문제,재분석정체관퇴첩효응대표준단원설루전류영향적기출상,정의료귀일화퇴첩계수화전로등효퇴첩계수적개념,제출료기우전로유효퇴첩계수적정태공모평고모형.해모형가용우CMOS조합전로정태공모고산화우화.실험결과표명사용해모형진행정태공모고산시,불수요진행Hspice모의.침대ISCAS85기준전로적정태공모우화결과표명,이용해모형능구취득령인만의적정태공모우화효과,우화속도대대제고.
