电子学报
電子學報
전자학보
ACTA ELECTRONICA SINICA
2011年
5期
1169-1173
,共5页
张惠国%王晓玲%唐玉兰%于宗光%王国章
張惠國%王曉玲%唐玉蘭%于宗光%王國章
장혜국%왕효령%당옥란%우종광%왕국장
可编程门阵列%静态存储器%低压维持%抗干扰%噪声容限
可編程門陣列%靜態存儲器%低壓維持%抗榦擾%譟聲容限
가편정문진렬%정태존저기%저압유지%항간우%조성용한
设计并实现了一种用于FPGA配置的抗干扰维持电路,针对基于SRAM的FPGA配置单元易受噪声影响丢失信息的问题,提出了电压不稳定、低压状态下配置信息的抗干扰维持方案.在设计高面积效率配置单元、分析噪声容限的基础上,得出配置单元静态噪声容限随电源电压单调递增的关系,并进一步设计了基准、电荷泵以及电压比较控制电路构成的可切换电源反馈控制电路,实现了配置单元的稳定供电.仿真及测试结果表明,正常工作电压为2.5V的FPGA芯片能在1.8V低电压下维持配置信息,提高了FPGA芯片的抗干扰性能.
設計併實現瞭一種用于FPGA配置的抗榦擾維持電路,針對基于SRAM的FPGA配置單元易受譟聲影響丟失信息的問題,提齣瞭電壓不穩定、低壓狀態下配置信息的抗榦擾維持方案.在設計高麵積效率配置單元、分析譟聲容限的基礎上,得齣配置單元靜態譟聲容限隨電源電壓單調遞增的關繫,併進一步設計瞭基準、電荷泵以及電壓比較控製電路構成的可切換電源反饋控製電路,實現瞭配置單元的穩定供電.倣真及測試結果錶明,正常工作電壓為2.5V的FPGA芯片能在1.8V低電壓下維持配置信息,提高瞭FPGA芯片的抗榦擾性能.
설계병실현료일충용우FPGA배치적항간우유지전로,침대기우SRAM적FPGA배치단원역수조성영향주실신식적문제,제출료전압불은정、저압상태하배치신식적항간우유지방안.재설계고면적효솔배치단원、분석조성용한적기출상,득출배치단원정태조성용한수전원전압단조체증적관계,병진일보설계료기준、전하빙이급전압비교공제전로구성적가절환전원반궤공제전로,실현료배치단원적은정공전.방진급측시결과표명,정상공작전압위2.5V적FPGA심편능재1.8V저전압하유지배치신식,제고료FPGA심편적항간우성능.
