基于CMOS准浮栅技术的超低压模拟集成电路
기우CMOS준부책기술적초저압모의집성전로
Ultra-low Voltage Analog Integrated Circuits Based on CMOS Quasi-floating-gate Transistors
  • 万方数据
    科学技术与工程 과학기술여공정
    SCIENCE TECHNOLOGY AND ENGINEERING
    2006年 2期 143-146,150 ,共5页

    朱樟明%杨银堂%任乐宁

    주장명%양은당%임악저

    CMOS%准浮栅%超低电压%模拟电路%运放%混频器 CMOS%準浮柵%超低電壓%模擬電路%運放%混頻器
    CMOS%준부책%초저전압%모의전로%운방%혼빈기
    基于多输入浮栅MOS晶体管的分析,系统研究准浮栅MOS晶体管的工作原理、电气特性及等效电路,并总结其用于超低电压模拟电路设计的优势.基于CMOS准浮栅技术,提出了0.8 V两级运算放大器和1 V 2.4 GHz Gilbert混频器电路,并采用TSMC 0.25 μm 2P5M CMOS工艺的Bsim3V3模型完成了特性仿真,仿真结果显示了准浮栅技术用于超低电压模拟电路设计的优势.
    기우다수입부책MOS정체관적분석,계통연구준부책MOS정체관적공작원리、전기특성급등효전로,병총결기용우초저전압모의전로설계적우세.기우CMOS준부책기술,제출료0.8 V량급운산방대기화1 V 2.4 GHz Gilbert혼빈기전로,병채용TSMC 0.25 μm 2P5M CMOS공예적Bsim3V3모형완성료특성방진,방진결과현시료준부책기술용우초저전압모의전로설계적우세.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문