微计算机信息
微計算機信息
미계산궤신식
CONTROL & AUTOMATION
2008年
35期
20-22
,共3页
FPGA%高速缓存%直接映射%先进先出
FPGA%高速緩存%直接映射%先進先齣
FPGA%고속완존%직접영사%선진선출
针对嵌入式CPU指令处理速度与存储器指令存取速度不匹配问题,本文基于FPGA设计并实现了可以有效解决这一问题的指令Cache.根据嵌入式五级流水线CPU特性,所设计指令Cache的地址映射方式采用需要资源较少的直接映射(Direct Mapping),替换算法采用速度较快的先进先出(FIFO);使用VHDL实现指令Cache;对所设计指令Cache进行功能仿真和时序仿真并给出功能仿真结果.仿真结果表明了所设计指令Cache的有效性.
針對嵌入式CPU指令處理速度與存儲器指令存取速度不匹配問題,本文基于FPGA設計併實現瞭可以有效解決這一問題的指令Cache.根據嵌入式五級流水線CPU特性,所設計指令Cache的地阯映射方式採用需要資源較少的直接映射(Direct Mapping),替換算法採用速度較快的先進先齣(FIFO);使用VHDL實現指令Cache;對所設計指令Cache進行功能倣真和時序倣真併給齣功能倣真結果.倣真結果錶明瞭所設計指令Cache的有效性.
침대감입식CPU지령처리속도여존저기지령존취속도불필배문제,본문기우FPGA설계병실현료가이유효해결저일문제적지령Cache.근거감입식오급류수선CPU특성,소설계지령Cache적지지영사방식채용수요자원교소적직접영사(Direct Mapping),체환산법채용속도교쾌적선진선출(FIFO);사용VHDL실현지령Cache;대소설계지령Cache진행공능방진화시서방진병급출공능방진결과.방진결과표명료소설계지령Cache적유효성.
