计算机与数字工程
計算機與數字工程
계산궤여수자공정
COMPUTER & DIGITAL ENGINEERING
2007年
7期
145-147
,共3页
余国义%孙丽娟%邹雪城%刘三清
餘國義%孫麗娟%鄒雪城%劉三清
여국의%손려연%추설성%류삼청
带隙基准电压源%电源抑制比%温度系数%CMOS集成电路
帶隙基準電壓源%電源抑製比%溫度繫數%CMOS集成電路
대극기준전압원%전원억제비%온도계수%CMOS집성전로
设计一种新颖的低电压CMOS带隙基准电压源电路.电路采用了适合低电源电压工作的nMOS输入对管折叠共源共栅运算放大器,并提出一种新颖的启动电路.基于SMICO.35μm标准CMOS工艺,Cadence Spectre仿真结果表明:在低于1-V的电源电压下,所设计的电路能稳定工作,输出稳定的基准电压为622mV,最低电源电压为760mV.不高于100KHz的频率范围内,电源噪声抑制比为-75dB.在-20℃到100℃范围内,温度系数20ppm/℃.
設計一種新穎的低電壓CMOS帶隙基準電壓源電路.電路採用瞭適閤低電源電壓工作的nMOS輸入對管摺疊共源共柵運算放大器,併提齣一種新穎的啟動電路.基于SMICO.35μm標準CMOS工藝,Cadence Spectre倣真結果錶明:在低于1-V的電源電壓下,所設計的電路能穩定工作,輸齣穩定的基準電壓為622mV,最低電源電壓為760mV.不高于100KHz的頻率範圍內,電源譟聲抑製比為-75dB.在-20℃到100℃範圍內,溫度繫數20ppm/℃.
설계일충신영적저전압CMOS대극기준전압원전로.전로채용료괄합저전원전압공작적nMOS수입대관절첩공원공책운산방대기,병제출일충신영적계동전로.기우SMICO.35μm표준CMOS공예,Cadence Spectre방진결과표명:재저우1-V적전원전압하,소설계적전로능은정공작,수출은정적기준전압위622mV,최저전원전압위760mV.불고우100KHz적빈솔범위내,전원조성억제비위-75dB.재-20℃도100℃범위내,온도계수20ppm/℃.
