电子器件
電子器件
전자기건
JOURNAL OF ELECTRON DEVICES
2008年
4期
1201-1204
,共4页
流水线%采样/保持电路%折叠式%信噪比
流水線%採樣/保持電路%摺疊式%信譟比
류수선%채양/보지전로%절첩식%신조비
设计和分析了一种用于10位分辨率,5 MHz采样频率流水线式模数转换器中的差分采样/保持电路.该电路是采用电容下极板采样、开关栅电压自举、折叠式共源共栅技术进行设计,有效地消除了开关管的电荷注入效应、时钟馈通效应引起的采样信号的误差,提高了采样电路的线性度,节省了芯片面积、功耗.电路是在0.6 μm CMOS工艺下进行模拟仿真,当输入正弦波频率为500 kHz,采样频率为5 MHz时,电路地无杂散动态范围(SFDR)为75.4 dB,能够很好的提高电路的信噪比,因此该电路适用于流水线式模数转换器.
設計和分析瞭一種用于10位分辨率,5 MHz採樣頻率流水線式模數轉換器中的差分採樣/保持電路.該電路是採用電容下極闆採樣、開關柵電壓自舉、摺疊式共源共柵技術進行設計,有效地消除瞭開關管的電荷註入效應、時鐘饋通效應引起的採樣信號的誤差,提高瞭採樣電路的線性度,節省瞭芯片麵積、功耗.電路是在0.6 μm CMOS工藝下進行模擬倣真,噹輸入正絃波頻率為500 kHz,採樣頻率為5 MHz時,電路地無雜散動態範圍(SFDR)為75.4 dB,能夠很好的提高電路的信譟比,因此該電路適用于流水線式模數轉換器.
설계화분석료일충용우10위분변솔,5 MHz채양빈솔류수선식모수전환기중적차분채양/보지전로.해전로시채용전용하겁판채양、개관책전압자거、절첩식공원공책기술진행설계,유효지소제료개관관적전하주입효응、시종궤통효응인기적채양신호적오차,제고료채양전로적선성도,절성료심편면적、공모.전로시재0.6 μm CMOS공예하진행모의방진,당수입정현파빈솔위500 kHz,채양빈솔위5 MHz시,전로지무잡산동태범위(SFDR)위75.4 dB,능구흔호적제고전로적신조비,인차해전로괄용우류수선식모수전환기.
