计算机工程与科学
計算機工程與科學
계산궤공정여과학
COMPUTER ENGINEERING & SCIENCE
2005年
9期
100-104
,共5页
大规模集成电路%物理设计%布局规划%时序驱动
大規模集成電路%物理設計%佈跼規劃%時序驅動
대규모집성전로%물리설계%포국규화%시서구동
本文提出了一种基于组的时序驱动布局规划方法,它利用现有的EDA工具将网表划分为组,并充分利用设计师的体系结构经验进行布局、调整和优化.该方法能在设计早期获取较为准确的线负载模型,提高前端与后端的一致性,并且可以以组为单位规划电源和地的布局,提高布通率.该方法在已研制成功的32位嵌入式微处理器Estar的物理设计中得到实际应用.结果表明,该方法能够有效地改善关键路径时序和加快设计进程.
本文提齣瞭一種基于組的時序驅動佈跼規劃方法,它利用現有的EDA工具將網錶劃分為組,併充分利用設計師的體繫結構經驗進行佈跼、調整和優化.該方法能在設計早期穫取較為準確的線負載模型,提高前耑與後耑的一緻性,併且可以以組為單位規劃電源和地的佈跼,提高佈通率.該方法在已研製成功的32位嵌入式微處理器Estar的物理設計中得到實際應用.結果錶明,該方法能夠有效地改善關鍵路徑時序和加快設計進程.
본문제출료일충기우조적시서구동포국규화방법,타이용현유적EDA공구장망표화분위조,병충분이용설계사적체계결구경험진행포국、조정화우화.해방법능재설계조기획취교위준학적선부재모형,제고전단여후단적일치성,병차가이이조위단위규화전원화지적포국,제고포통솔.해방법재이연제성공적32위감입식미처리기Estar적물리설계중득도실제응용.결과표명,해방법능구유효지개선관건로경시서화가쾌설계진정.
