计算机研究与发展
計算機研究與髮展
계산궤연구여발전
JOURNAL OF COMPUTER RESEARCH AND DEVELOPMENT
2012年
9期
2027-2035
,共9页
王友瑞%石伟%王志英%陆洪毅%苏博
王友瑞%石偉%王誌英%陸洪毅%囌博
왕우서%석위%왕지영%륙홍의%소박
异步电路%设计流程%EDA工具%综合优化%延迟匹配
異步電路%設計流程%EDA工具%綜閤優化%延遲匹配
이보전로%설계류정%EDA공구%종합우화%연지필배
随着VLSI技术的迅猛发展与应用需求的不断提高,微处理器中的功耗、时钟偏移等问题越来越严重,异步电路及其设计方法受到广泛关注.异步电路设计缺乏通用商业EDA工具的支持,现有的基于同步EDA工具的异步电路设计方法存在复杂度高等问题.提出了一种新的异步电路设计流程.该流程充分利用现有同步EDA工具,通过采用多路虚拟时钟综合方法对电路进行逻辑综合,以及在后端实现时对异步控制通路进行定量延迟分析和精确延迟匹配,可以得到更加优化的电路.使用该流程在UMC 0.18μm工艺下实现了一款异步微处理器内核,实验结果表明该流程能快速有效地进行大规模异步集成电路的设计实现.
隨著VLSI技術的迅猛髮展與應用需求的不斷提高,微處理器中的功耗、時鐘偏移等問題越來越嚴重,異步電路及其設計方法受到廣汎關註.異步電路設計缺乏通用商業EDA工具的支持,現有的基于同步EDA工具的異步電路設計方法存在複雜度高等問題.提齣瞭一種新的異步電路設計流程.該流程充分利用現有同步EDA工具,通過採用多路虛擬時鐘綜閤方法對電路進行邏輯綜閤,以及在後耑實現時對異步控製通路進行定量延遲分析和精確延遲匹配,可以得到更加優化的電路.使用該流程在UMC 0.18μm工藝下實現瞭一款異步微處理器內覈,實驗結果錶明該流程能快速有效地進行大規模異步集成電路的設計實現.
수착VLSI기술적신맹발전여응용수구적불단제고,미처리기중적공모、시종편이등문제월래월엄중,이보전로급기설계방법수도엄범관주.이보전로설계결핍통용상업EDA공구적지지,현유적기우동보EDA공구적이보전로설계방법존재복잡도고등문제.제출료일충신적이보전로설계류정.해류정충분이용현유동보EDA공구,통과채용다로허의시종종합방법대전로진행라집종합,이급재후단실현시대이보공제통로진행정량연지분석화정학연지필배,가이득도경가우화적전로.사용해류정재UMC 0.18μm공예하실현료일관이보미처리기내핵,실험결과표명해류정능쾌속유효지진행대규모이보집성전로적설계실현.
