电子技术应用
電子技術應用
전자기술응용
APPLICATION OF ELECTRONIC TECHNIQUE
2012年
7期
61-64
,共4页
FPGA%NiosⅡ%片上系统%IP核
FPGA%NiosⅡ%片上繫統%IP覈
FPGA%NiosⅡ%편상계통%IP핵
设计了一种基于NiosⅡ处理器的片上系统(SoC),集成了NiosⅡ处理器IP、PCI接口IP、网络接口IP以及基于Wishbone总线的串行接口IP核、CAN接口IP核等.系统具有可重配置、可扩展、灵活、兼容性高、功耗低等优点,适合于片上系统开发与应用.本设计使用Verilog HDL硬件描述语言在QuartusⅡ环境下进行IP软核设计、综合、布局布线,在Model Sim下完成功能、时序仿真,在SoPC下完成系统的定制与集成,在NiosⅡ IDE环境下完成片上系统软件程序的开发,最后在FPGA器件上实现了智能多接口功能的片上系统.
設計瞭一種基于NiosⅡ處理器的片上繫統(SoC),集成瞭NiosⅡ處理器IP、PCI接口IP、網絡接口IP以及基于Wishbone總線的串行接口IP覈、CAN接口IP覈等.繫統具有可重配置、可擴展、靈活、兼容性高、功耗低等優點,適閤于片上繫統開髮與應用.本設計使用Verilog HDL硬件描述語言在QuartusⅡ環境下進行IP軟覈設計、綜閤、佈跼佈線,在Model Sim下完成功能、時序倣真,在SoPC下完成繫統的定製與集成,在NiosⅡ IDE環境下完成片上繫統軟件程序的開髮,最後在FPGA器件上實現瞭智能多接口功能的片上繫統.
설계료일충기우NiosⅡ처리기적편상계통(SoC),집성료NiosⅡ처리기IP、PCI접구IP、망락접구IP이급기우Wishbone총선적천행접구IP핵、CAN접구IP핵등.계통구유가중배치、가확전、령활、겸용성고、공모저등우점,괄합우편상계통개발여응용.본설계사용Verilog HDL경건묘술어언재QuartusⅡ배경하진행IP연핵설계、종합、포국포선,재Model Sim하완성공능、시서방진,재SoPC하완성계통적정제여집성,재NiosⅡ IDE배경하완성편상계통연건정서적개발,최후재FPGA기건상실현료지능다접구공능적편상계통.
