浙江工业大学学报
浙江工業大學學報
절강공업대학학보
Journal of Zhejiang University of Technology
2006年
2期
204-206
,共3页
数字系统%VHDL%乘法器
數字繫統%VHDL%乘法器
수자계통%VHDL%승법기
VHDL语言作为一种新型的硬件描述语言,主要用于数字电路与系统的描述、模拟和自动设计,是当今电子设计自动化(EDA)的核心技术.文章通过四位乘法器的实例详细介绍了用VHDL语言设计数字系统的流程和方法,并通过仿真实现预定目的.结果表明,VHDL语言在数字系统设计中具有硬件描述能力强,设计方法灵活等优点,从而大大降低了数字系统设计的难度,提高了工作效率.
VHDL語言作為一種新型的硬件描述語言,主要用于數字電路與繫統的描述、模擬和自動設計,是噹今電子設計自動化(EDA)的覈心技術.文章通過四位乘法器的實例詳細介紹瞭用VHDL語言設計數字繫統的流程和方法,併通過倣真實現預定目的.結果錶明,VHDL語言在數字繫統設計中具有硬件描述能力彊,設計方法靈活等優點,從而大大降低瞭數字繫統設計的難度,提高瞭工作效率.
VHDL어언작위일충신형적경건묘술어언,주요용우수자전로여계통적묘술、모의화자동설계,시당금전자설계자동화(EDA)적핵심기술.문장통과사위승법기적실례상세개소료용VHDL어언설계수자계통적류정화방법,병통과방진실현예정목적.결과표명,VHDL어언재수자계통설계중구유경건묘술능력강,설계방법령활등우점,종이대대강저료수자계통설계적난도,제고료공작효솔.
