计算机工程
計算機工程
계산궤공정
COMPUTER ENGINEERING
2008年
7期
243-244,256
,共3页
丁国良%原亮%赵强%禇杰
丁國良%原亮%趙彊%禇傑
정국량%원량%조강%저걸
演化硬件%现场可编程门阵列%虚拟可重构电路%IP核
縯化硬件%現場可編程門陣列%虛擬可重構電路%IP覈
연화경건%현장가편정문진렬%허의가중구전로%IP핵
针对演化硬件中高效的染色体编码问题,该文采用虚拟可重构电路(VRC)实现内进化方式的演化硬件.VRC是由可重配置功能块(CFB)组成的阵列,CFB之间通过多路选择开关电路建立信号传输通道.染色体可以对CFB的功能选择和多路选择开关状态直接进行编码,以此减少自身的长度.实例证明了该方法的有效性.
針對縯化硬件中高效的染色體編碼問題,該文採用虛擬可重構電路(VRC)實現內進化方式的縯化硬件.VRC是由可重配置功能塊(CFB)組成的陣列,CFB之間通過多路選擇開關電路建立信號傳輸通道.染色體可以對CFB的功能選擇和多路選擇開關狀態直接進行編碼,以此減少自身的長度.實例證明瞭該方法的有效性.
침대연화경건중고효적염색체편마문제,해문채용허의가중구전로(VRC)실현내진화방식적연화경건.VRC시유가중배치공능괴(CFB)조성적진렬,CFB지간통과다로선택개관전로건립신호전수통도.염색체가이대CFB적공능선택화다로선택개관상태직접진행편마,이차감소자신적장도.실예증명료해방법적유효성.
