合肥工业大学学报（自然科学版）
閤肥工業大學學報（自然科學版）
합비공업대학학보（자연과학판）
JOURNAL OF HEFEI UNIVERSITY OF TECHNOLOGY(NATURAL SCIENCE)
2008年
7期
1128-1130,1144
,共4页
带隙基准电压源%温度系数%基准输出%电源抑制比
帶隙基準電壓源%溫度繫數%基準輸齣%電源抑製比
대극기준전압원%온도계수%기준수출%전원억제비
文章设计了一种应用于D/A转换器芯片中的带隙基准电压电路,在3 V工作电压下具有极低的温度系数,输出电压低于传统带隙基准电路.该电路改进了传统带隙基准电路,减小了运放失调和电路误差,通过电阻二次分压降低了基准输出电压.在SMIC 0.35 μm CMOS工艺下,使用Hspice进行了仿真.仿真结果表明:该基准的温度系数在-40～100 ℃的范围内仅为3.6×10-6 /℃;电源电压在2.7～3.3 V之间变化时,电源抑制比为52 dB.该文设计的带隙基准电压源完全符合设计要求,是一个性能良好的基准电路.
文章設計瞭一種應用于D/A轉換器芯片中的帶隙基準電壓電路,在3 V工作電壓下具有極低的溫度繫數,輸齣電壓低于傳統帶隙基準電路.該電路改進瞭傳統帶隙基準電路,減小瞭運放失調和電路誤差,通過電阻二次分壓降低瞭基準輸齣電壓.在SMIC 0.35 μm CMOS工藝下,使用Hspice進行瞭倣真.倣真結果錶明:該基準的溫度繫數在-40～100 ℃的範圍內僅為3.6×10-6 /℃;電源電壓在2.7～3.3 V之間變化時,電源抑製比為52 dB.該文設計的帶隙基準電壓源完全符閤設計要求,是一箇性能良好的基準電路.
문장설계료일충응용우D/A전환기심편중적대극기준전압전로,재3 V공작전압하구유겁저적온도계수,수출전압저우전통대극기준전로.해전로개진료전통대극기준전로,감소료운방실조화전로오차,통과전조이차분압강저료기준수출전압.재SMIC 0.35 μm CMOS공예하,사용Hspice진행료방진.방진결과표명:해기준적온도계수재-40～100 ℃적범위내부위3.6×10-6 /℃;전원전압재2.7～3.3 V지간변화시,전원억제비위52 dB.해문설계적대극기준전압원완전부합설계요구,시일개성능량호적기준전로.
