电子器件
電子器件
전자기건
JOURNAL OF ELECTRON DEVICES
2004年
1期
79-82
,共4页
带隙参考电压源%温度补偿%电源抑制比
帶隙參攷電壓源%溫度補償%電源抑製比
대극삼고전압원%온도보상%전원억제비
阐述了一种采用了一阶温度补偿技术设计的CMOS带隙基准电压源电路.该电路采用Chartered0.25 μm N阱CMOS工艺实现.基于HSPICE的仿真结果表明:当温度在-25℃到85℃之间变化时该电路输出电压的温度系数为12·10-6/℃.在3.3 V电源电压下的功耗为3.8 mW,属于低温漂、低功耗的基准电压源.
闡述瞭一種採用瞭一階溫度補償技術設計的CMOS帶隙基準電壓源電路.該電路採用Chartered0.25 μm N阱CMOS工藝實現.基于HSPICE的倣真結果錶明:噹溫度在-25℃到85℃之間變化時該電路輸齣電壓的溫度繫數為12·10-6/℃.在3.3 V電源電壓下的功耗為3.8 mW,屬于低溫漂、低功耗的基準電壓源.
천술료일충채용료일계온도보상기술설계적CMOS대극기준전압원전로.해전로채용Chartered0.25 μm N정CMOS공예실현.기우HSPICE적방진결과표명:당온도재-25℃도85℃지간변화시해전로수출전압적온도계수위12·10-6/℃.재3.3 V전원전압하적공모위3.8 mW,속우저온표、저공모적기준전압원.
