电子工程师
電子工程師
전자공정사
ELECTRONIC ENGINEER
2007年
11期
49-51
,共3页
陈爽%陈雷%孙国欣%刘闪%刘茂华%辛向利
陳爽%陳雷%孫國訢%劉閃%劉茂華%辛嚮利
진상%진뢰%손국흔%류섬%류무화%신향리
DSP%乘法器%乘累加
DSP%乘法器%乘纍加
DSP%승법기%승루가
衡量DSP(数字信号处理器)芯片性能的一个重要指标是单位时间内能够完成乘累加操作的数量.乘累加速度的增加就会使得DSP芯片运算速度增加.因此,通过对数据通路中的乘法器进行各种设计分析,得出适合32位浮点DSP结构的乘法器,为得到较优的乘累加设计奠定了基础.
衡量DSP(數字信號處理器)芯片性能的一箇重要指標是單位時間內能夠完成乘纍加操作的數量.乘纍加速度的增加就會使得DSP芯片運算速度增加.因此,通過對數據通路中的乘法器進行各種設計分析,得齣適閤32位浮點DSP結構的乘法器,為得到較優的乘纍加設計奠定瞭基礎.
형량DSP(수자신호처리기)심편성능적일개중요지표시단위시간내능구완성승루가조작적수량.승루가속도적증가취회사득DSP심편운산속도증가.인차,통과대수거통로중적승법기진행각충설계분석,득출괄합32위부점DSP결구적승법기,위득도교우적승루가설계전정료기출.
