河南理工大学学报（自然科学版）
河南理工大學學報（自然科學版）
하남리공대학학보（자연과학판）
JOURNAL OF HENAN POLYTECHNIC UNIVERSITY(NATURAL SCIENCE)
2005年
5期
382-385
,共4页
VHDL语言%电路设计%优化
VHDL語言%電路設計%優化
VHDL어언%전로설계%우화
VHDL(超高速集成电路硬件描述语言)在电子设计领域中已得到了广泛应用.在应用VHDL语言进行电路设计的过程中,注重电路结构综合质量优化也显得日益重要.从VHDL语言描述方法、系统设计规划和逻辑函数变换的角度,分析了VHDL设计中容易引起电路复杂化的原因,并提出了相应的解决方案.
VHDL(超高速集成電路硬件描述語言)在電子設計領域中已得到瞭廣汎應用.在應用VHDL語言進行電路設計的過程中,註重電路結構綜閤質量優化也顯得日益重要.從VHDL語言描述方法、繫統設計規劃和邏輯函數變換的角度,分析瞭VHDL設計中容易引起電路複雜化的原因,併提齣瞭相應的解決方案.
VHDL(초고속집성전로경건묘술어언)재전자설계영역중이득도료엄범응용.재응용VHDL어언진행전로설계적과정중,주중전로결구종합질량우화야현득일익중요.종VHDL어언묘술방법、계통설계규화화라집함수변환적각도,분석료VHDL설계중용역인기전로복잡화적원인,병제출료상응적해결방안.
