电路与系统学报
電路與繫統學報
전로여계통학보
JOURNAL OF CIRCUITS AND SYSTEMS
2009年
3期
52-55
,共4页
高速%低功耗%迟滞比较器
高速%低功耗%遲滯比較器
고속%저공모%지체비교기
文章分析设计了一种具有内部迟滞效应的高速低功耗CMOS比较器,该比较器采用前置放大级、正反馈级和输出驱动级级联的结构,实现了对增益、速度和功耗的优化.电路的内部迟滞效应有效的实现了对噪声信号的抑制.采用0.35μm CMOS工艺的仿真结果表明,该比较器在3.3V的供电电源下可达到100MHz的工作速度.在20MHz的采样速率下具有0.2mW的功耗.芯片测试结果表明各项性能指标均达到了设计要求.
文章分析設計瞭一種具有內部遲滯效應的高速低功耗CMOS比較器,該比較器採用前置放大級、正反饋級和輸齣驅動級級聯的結構,實現瞭對增益、速度和功耗的優化.電路的內部遲滯效應有效的實現瞭對譟聲信號的抑製.採用0.35μm CMOS工藝的倣真結果錶明,該比較器在3.3V的供電電源下可達到100MHz的工作速度.在20MHz的採樣速率下具有0.2mW的功耗.芯片測試結果錶明各項性能指標均達到瞭設計要求.
문장분석설계료일충구유내부지체효응적고속저공모CMOS비교기,해비교기채용전치방대급、정반궤급화수출구동급급련적결구,실현료대증익、속도화공모적우화.전로적내부지체효응유효적실현료대조성신호적억제.채용0.35μm CMOS공예적방진결과표명,해비교기재3.3V적공전전원하가체도100MHz적공작속도.재20MHz적채양속솔하구유0.2mW적공모.심편측시결과표명각항성능지표균체도료설계요구.
