现代电子技术
現代電子技術
현대전자기술
MODERN ELECTRONICS TECHNIQUE
2007年
6期
162-163
,共2页
VHDL%数字钟%数字电路%TTL
VHDL%數字鐘%數字電路%TTL
VHDL%수자종%수자전로%TTL
传统数字电路实验通常采用TTL或CMOS芯片,不能满足现代数字系统设计的要求.而应用VHDL的数字电路实验降低了数字系统的设计难度,因而应用更加广泛.通过介绍VHDL语言及VHDL语言的稆序结构和设计流程,以数字钟为例描述VHDL语言设计数字电路模块化、自顶向下的设计方法,从而说明VHDL语言在数字电路实验中的优点,对实验教学有一定的指导作用.
傳統數字電路實驗通常採用TTL或CMOS芯片,不能滿足現代數字繫統設計的要求.而應用VHDL的數字電路實驗降低瞭數字繫統的設計難度,因而應用更加廣汎.通過介紹VHDL語言及VHDL語言的稆序結構和設計流程,以數字鐘為例描述VHDL語言設計數字電路模塊化、自頂嚮下的設計方法,從而說明VHDL語言在數字電路實驗中的優點,對實驗教學有一定的指導作用.
전통수자전로실험통상채용TTL혹CMOS심편,불능만족현대수자계통설계적요구.이응용VHDL적수자전로실험강저료수자계통적설계난도,인이응용경가엄범.통과개소VHDL어언급VHDL어언적려서결구화설계류정,이수자종위례묘술VHDL어언설계수자전로모괴화、자정향하적설계방법,종이설명VHDL어언재수자전로실험중적우점,대실험교학유일정적지도작용.
