电子测量技术
電子測量技術
전자측량기술
ELECTRONIC MEASUREMENT TECHNOLOGY
2011年
11期
70-73
,共4页
FPGA%AD9910芯片%频率合成
FPGA%AD9910芯片%頻率閤成
FPGA%AD9910심편%빈솔합성
选取AD9910作为频率合成模块,利用FPGA生成伪随机频率控制码,通过AD9910并口改变其频率调谐字,控制AD9910输出频率的快速跳变.利用FPGA产生脉宽、重频可控的脉冲调制波形,以脉冲调制波形提供的时钟实现伪随机码生成时序、频率跳变时序、脉冲调制时序的统一,产生在整个频段随机捷变的信号.此种方法时序控制简单,可以将频率跳变的时间控制在500 ns以内,跳变速度远高于利用DDS串口实现跳变的速度,输出脉间随机捷变信号分辨率高,系统性能稳定.
選取AD9910作為頻率閤成模塊,利用FPGA生成偽隨機頻率控製碼,通過AD9910併口改變其頻率調諧字,控製AD9910輸齣頻率的快速跳變.利用FPGA產生脈寬、重頻可控的脈遲調製波形,以脈遲調製波形提供的時鐘實現偽隨機碼生成時序、頻率跳變時序、脈遲調製時序的統一,產生在整箇頻段隨機捷變的信號.此種方法時序控製簡單,可以將頻率跳變的時間控製在500 ns以內,跳變速度遠高于利用DDS串口實現跳變的速度,輸齣脈間隨機捷變信號分辨率高,繫統性能穩定.
선취AD9910작위빈솔합성모괴,이용FPGA생성위수궤빈솔공제마,통과AD9910병구개변기빈솔조해자,공제AD9910수출빈솔적쾌속도변.이용FPGA산생맥관、중빈가공적맥충조제파형,이맥충조제파형제공적시종실현위수궤마생성시서、빈솔도변시서、맥충조제시서적통일,산생재정개빈단수궤첩변적신호.차충방법시서공제간단,가이장빈솔도변적시간공제재500 ns이내,도변속도원고우이용DDS천구실현도변적속도,수출맥간수궤첩변신호분변솔고,계통성능은정.
