固体电子学研究与进展
固體電子學研究與進展
고체전자학연구여진전
RESEARCH & PROGRESS OF SOLID STATE ELECTRONICS
2009年
1期
99-105
,共7页
低抖动%时钟数据恢复电路%压控振荡器%双环%鉴相器%串并并串转换
低抖動%時鐘數據恢複電路%壓控振盪器%雙環%鑒相器%串併併串轉換
저두동%시종수거회복전로%압공진탕기%쌍배%감상기%천병병천전환
对1.25 Gbps应用于千兆以太网的低抖动串并并串转换接收器进行了设计,应用了带有频率辅助的双环 时钟数据恢复电路,FLL扩大了时钟数据恢复电路的捕捉范围.基于三态结构的鉴频鉴相从1.25 Gbps非归零数据流中提取时钟信息,驱动一个三级的电流注入环形振荡器产生1.25 GHz的低抖动时钟.从低抖动考虑引入了均衡器.该串并并串转换接收器采用TSMC 0.35/μm 2P3M 3.3V/5V混合信号CMOS技术工艺,测试结果表明了输出并行数据有较好的低抖动性能:1σ随机抖动(RJ)为7.3 ps,全部抖动(TJ)为58 mUI.
對1.25 Gbps應用于韆兆以太網的低抖動串併併串轉換接收器進行瞭設計,應用瞭帶有頻率輔助的雙環 時鐘數據恢複電路,FLL擴大瞭時鐘數據恢複電路的捕捉範圍.基于三態結構的鑒頻鑒相從1.25 Gbps非歸零數據流中提取時鐘信息,驅動一箇三級的電流註入環形振盪器產生1.25 GHz的低抖動時鐘.從低抖動攷慮引入瞭均衡器.該串併併串轉換接收器採用TSMC 0.35/μm 2P3M 3.3V/5V混閤信號CMOS技術工藝,測試結果錶明瞭輸齣併行數據有較好的低抖動性能:1σ隨機抖動(RJ)為7.3 ps,全部抖動(TJ)為58 mUI.
대1.25 Gbps응용우천조이태망적저두동천병병천전환접수기진행료설계,응용료대유빈솔보조적쌍배 시종수거회복전로,FLL확대료시종수거회복전로적포착범위.기우삼태결구적감빈감상종1.25 Gbps비귀령수거류중제취시종신식,구동일개삼급적전류주입배형진탕기산생1.25 GHz적저두동시종.종저두동고필인입료균형기.해천병병천전환접수기채용TSMC 0.35/μm 2P3M 3.3V/5V혼합신호CMOS기술공예,측시결과표명료수출병행수거유교호적저두동성능:1σ수궤두동(RJ)위7.3 ps,전부두동(TJ)위58 mUI.
