复旦学报(自然科学版)
複旦學報(自然科學版)
복단학보(자연과학판)
JOURNAL OF FUDAN UNIVERSITY(NATURAL SCIENCE)
2005年
1期
155-160
,共6页
陆平%王彦%李联%郑增钰%任俊彦
陸平%王彥%李聯%鄭增鈺%任俊彥
륙평%왕언%리련%정증옥%임준언
模拟集成电路%鉴相器%电荷泵%压控振荡器%瞬时抖动%长期抖动
模擬集成電路%鑒相器%電荷泵%壓控振盪器%瞬時抖動%長期抖動
모의집성전로%감상기%전하빙%압공진탕기%순시두동%장기두동
采用新型的高速鉴频鉴相器(TSPC)、典型的抗抖动的电荷泵和对称负载差分延迟单元,设计了0.18 μm标准CMOS工艺、1.8 V工作电压的锁相环,经过系统稳定性验证和spice仿真,125 MHz的最大时钟输出在(75℃@TT)情况下,具有±3σ=70 ps左右的long-term低抖动.同时,在3种不同工艺下施加0.1 Vpeak-peak正弦电源噪声时,对电路的工作情况进行了仿真,均能很好满足电路设计的要求(对于1000 Base-T,Δt=8 ns/16=500 ps,根据时钟恢复算法的仿真,较严格peak-peak抖动要求约为(2%～3%)×baud=160～240 ps).
採用新型的高速鑒頻鑒相器(TSPC)、典型的抗抖動的電荷泵和對稱負載差分延遲單元,設計瞭0.18 μm標準CMOS工藝、1.8 V工作電壓的鎖相環,經過繫統穩定性驗證和spice倣真,125 MHz的最大時鐘輸齣在(75℃@TT)情況下,具有±3σ=70 ps左右的long-term低抖動.同時,在3種不同工藝下施加0.1 Vpeak-peak正絃電源譟聲時,對電路的工作情況進行瞭倣真,均能很好滿足電路設計的要求(對于1000 Base-T,Δt=8 ns/16=500 ps,根據時鐘恢複算法的倣真,較嚴格peak-peak抖動要求約為(2%～3%)×baud=160～240 ps).
채용신형적고속감빈감상기(TSPC)、전형적항두동적전하빙화대칭부재차분연지단원,설계료0.18 μm표준CMOS공예、1.8 V공작전압적쇄상배,경과계통은정성험증화spice방진,125 MHz적최대시종수출재(75℃@TT)정황하,구유±3σ=70 ps좌우적long-term저두동.동시,재3충불동공예하시가0.1 Vpeak-peak정현전원조성시,대전로적공작정황진행료방진,균능흔호만족전로설계적요구(대우1000 Base-T,Δt=8 ns/16=500 ps,근거시종회복산법적방진,교엄격peak-peak두동요구약위(2%～3%)×baud=160～240 ps).
