基于FPGA的数字锁相环设计
기우FPGA적수자쇄상배설계
Design of Digital Phase-Locked Loop Based on FPGA
  • 万方数据
    微计算机应用 미계산궤응용
    MICROCOMPUTER APPLICATIONS
    2009年 1期 68-71 ,共4页

    杨莉荣%王炜

    양리영%왕위

    数字锁相环%FPGA%VHDL 數字鎖相環%FPGA%VHDL
    수자쇄상배%FPGA%VHDL
    介绍了一种应用VHDL语言设计数字锁相环的设计方法,阐明其基本工作原理和设计思想,给出了系统主要模块的设计过程和仿真结果;用可编程逻辑器件FPGA予以实现.该方案提高了DPLL的快速锁定性能,同时保证了锁定精度.
    개소료일충응용VHDL어언설계수자쇄상배적설계방법,천명기기본공작원리화설계사상,급출료계통주요모괴적설계과정화방진결과;용가편정라집기건FPGA여이실현.해방안제고료DPLL적쾌속쇄정성능,동시보증료쇄정정도.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문