计算机辅助设计与图形学学报
計算機輔助設計與圖形學學報
계산궤보조설계여도형학학보
JOURNAL OF COMPUTER-AIDED DESIGN & COMPUTER GRAPHICS
2010年
10期
1664-1670
,共7页
黄娟%杨海钢%李威%谭宜涛%崔秀海
黃娟%楊海鋼%李威%譚宜濤%崔秀海
황연%양해강%리위%담의도%최수해
FPGA%低功耗布线%毛刺%代价函数%动态功耗
FPGA%低功耗佈線%毛刺%代價函數%動態功耗
FPGA%저공모포선%모자%대개함수%동태공모
随着集成电路工艺的进步和集成度的提高,功耗成为制约FPGA发展的主要问题.为此提出一种减少毛刺的FPGA低功耗布线算法.通过修改代价函数,在布线过程中动态地调节信号的路径,使信号到达查找表输入端的时间基本趋于一致,从而减少毛刺,降低电路的动态功耗.该算法从软件方面来减少毛刺,不需要增加任何硬件电路开销.在运算时间相同的情况下,将文中算法与VPR布线算法进行比较.实验结果表明,该算法平均能消除23. 4%的毛刺,降低5. 4%的功耗,而关键路径延时平均仅增加1%.
隨著集成電路工藝的進步和集成度的提高,功耗成為製約FPGA髮展的主要問題.為此提齣一種減少毛刺的FPGA低功耗佈線算法.通過脩改代價函數,在佈線過程中動態地調節信號的路徑,使信號到達查找錶輸入耑的時間基本趨于一緻,從而減少毛刺,降低電路的動態功耗.該算法從軟件方麵來減少毛刺,不需要增加任何硬件電路開銷.在運算時間相同的情況下,將文中算法與VPR佈線算法進行比較.實驗結果錶明,該算法平均能消除23. 4%的毛刺,降低5. 4%的功耗,而關鍵路徑延時平均僅增加1%.
수착집성전로공예적진보화집성도적제고,공모성위제약FPGA발전적주요문제.위차제출일충감소모자적FPGA저공모포선산법.통과수개대개함수,재포선과정중동태지조절신호적로경,사신호도체사조표수입단적시간기본추우일치,종이감소모자,강저전로적동태공모.해산법종연건방면래감소모자,불수요증가임하경건전로개소.재운산시간상동적정황하,장문중산법여VPR포선산법진행비교.실험결과표명,해산법평균능소제23. 4%적모자,강저5. 4%적공모,이관건로경연시평균부증가1%.
