0.13 μm CMOS超宽带低噪声放大器的设计
0.13 μm CMOS초관대저조성방대기적설계
0.13μm CMOS UWB LNA Design
  • 万方数据
    电子设计应用 전자설계응용
    ELECTRONIC DESIGN & APPLICATION WORLD
    2008年 10期 66-68,72 ,共4页

    申华%吕昕%多新中%杨立吾

    신화%려흔%다신중%양립오

    超宽带低噪声放大器 超寬帶低譟聲放大器
    초관대저조성방대기
    本文应用Cadence Virtuoso软件平台设计了一个电阻并联交流反馈式共源共栅超宽带低噪声放大器,并采用中芯国际0.13μmCMOS工艺实现了样片.测试结果给出,在供电电压为1:5V,功耗为22.5mW的情况下,芯片最大增益为13.6dB,最小噪声系数为3.6dB,带内噪声系数小于6dB,输入三阶互调截点(IIP3)为-3dBm.测试结果与仿真结果非常接近.
    본문응용Cadence Virtuoso연건평태설계료일개전조병련교류반궤식공원공책초관대저조성방대기,병채용중심국제0.13μmCMOS공예실현료양편.측시결과급출,재공전전압위1:5V,공모위22.5mW적정황하,심편최대증익위13.6dB,최소조성계수위3.6dB,대내조성계수소우6dB,수입삼계호조절점(IIP3)위-3dBm.측시결과여방진결과비상접근.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문