中国集成电路
中國集成電路
중국집성전로
CHINA INTEGRATED CIRCUIT
2008年
12期
40-43,51
,共5页
衬底电位选择%峰值电流镜%高转换速率%迟滞
襯底電位選擇%峰值電流鏡%高轉換速率%遲滯
츤저전위선택%봉치전류경%고전환속솔%지체
本文基于0.5μm 5V DPTM CMOS工艺设计了一款用于LED驱动芯片的衬底电位选择电路.该电路采用峰值电流镜作为偏置,使其在低电压下能够正常工作,并运用源端输入带正反馈的比较器,使得电路具有一定的迟滞和高的转换速率,最后巧妙的设计了输出级,使输出结果尽可能的与芯片中的最高电压相等.仿真结果显示,比较器的转换速率为55.7V/μS,并且具有0.2V的迟滞,满足设计要求.
本文基于0.5μm 5V DPTM CMOS工藝設計瞭一款用于LED驅動芯片的襯底電位選擇電路.該電路採用峰值電流鏡作為偏置,使其在低電壓下能夠正常工作,併運用源耑輸入帶正反饋的比較器,使得電路具有一定的遲滯和高的轉換速率,最後巧妙的設計瞭輸齣級,使輸齣結果儘可能的與芯片中的最高電壓相等.倣真結果顯示,比較器的轉換速率為55.7V/μS,併且具有0.2V的遲滯,滿足設計要求.
본문기우0.5μm 5V DPTM CMOS공예설계료일관용우LED구동심편적츤저전위선택전로.해전로채용봉치전류경작위편치,사기재저전압하능구정상공작,병운용원단수입대정반궤적비교기,사득전로구유일정적지체화고적전환속솔,최후교묘적설계료수출급,사수출결과진가능적여심편중적최고전압상등.방진결과현시,비교기적전환속솔위55.7V/μS,병차구유0.2V적지체,만족설계요구.
