电子学报
電子學報
전자학보
ACTA ELECTRONICA SINICA
2001年
11期
1471-1474
,共4页
徐栋麟%郭新伟%徐志伟%林越%任俊彦
徐棟麟%郭新偉%徐誌偉%林越%任俊彥
서동린%곽신위%서지위%림월%임준언
同步开关噪声%超大规模集成电路%电子设计自动化
同步開關譟聲%超大規模集成電路%電子設計自動化
동보개관조성%초대규모집성전로%전자설계자동화
本文详述了同步开关噪声(SSN)影响VLSI电路可靠性的一个主要因素:芯片-封装界面的寄生电感.根据在芯片中插入电源/地线引脚,减小芯片-封装界面的寄生电感的思想,提出一种简便有效的基于SSN性能的输出驱动器优化布局方法并将之集成到VLSI设计流程中.用0.6微米CMOS工艺进行了验证.结果表明 :该优化设计可有效降低SSN对VLSI电路可靠性的影响.
本文詳述瞭同步開關譟聲(SSN)影響VLSI電路可靠性的一箇主要因素:芯片-封裝界麵的寄生電感.根據在芯片中插入電源/地線引腳,減小芯片-封裝界麵的寄生電感的思想,提齣一種簡便有效的基于SSN性能的輸齣驅動器優化佈跼方法併將之集成到VLSI設計流程中.用0.6微米CMOS工藝進行瞭驗證.結果錶明 :該優化設計可有效降低SSN對VLSI電路可靠性的影響.
본문상술료동보개관조성(SSN)영향VLSI전로가고성적일개주요인소:심편-봉장계면적기생전감.근거재심편중삽입전원/지선인각,감소심편-봉장계면적기생전감적사상,제출일충간편유효적기우SSN성능적수출구동기우화포국방법병장지집성도VLSI설계류정중.용0.6미미CMOS공예진행료험증.결과표명 :해우화설계가유효강저SSN대VLSI전로가고성적영향.
